
Sesión 7: Diseño Algorítmico de Sistemas Digitales

Diseño de Sistemas Digitales

- Cuando un sistema digital es sencillo se diseña como una red combinacional o secuencial.
- Cuando aumenta su complejidad, el diseño se aborda descomponiendolo en:
 - Ruta de datos (datapath): mantiene y transforma el estado del sistema
 - Controlador : gobierna las transformaciones en la ruta de datos



Ruta de datos


- ☐ La ruta de datos está constituida por:
 - una serie de registros para soportar el estado del sistema
 - una serie de operadores para su transformación
 - una serie de buses de comunicación con una determinada topología.
- ☐ Para guiar las transformaciones existen una serie de puntos de control distribuidos por la ruta de datos sobre los que actúa el controlador del sistema.
- ☐ Los puntos de control gobiernan:
 - las cargas de los registros
 - · las operaciones de transformación
 - la información presente en un determinado bus.

r1 dispone de n fuentes s11, s12,..., s1n gobernadas por cond11, cond12,...,con1n.

La información presente a la entrada *ir1* del registro *r1* (bus fuente de r1) viene determinada por los valores lógicos de las señales de control.

Solo una señal de control deberá valer '1', y su correspondiente fuente será la que se presente a la entrada de *r1*.

La carga de esta información en *r1* tendrá lugar cuando esté activa ('1') la señal *carga_r1* y aparezca unflanco activo por la señal de reloj (no dibujado en la figura)



s1n

carga_r1

Modelo de flujo de datos (1)

```
ENTITY ruta datos IS
            PORT (..., control: IN vector control,...);
END ruta datos;
ARCHITECTURE rtl OF ruta datos IS
SIGNAL ir1, ir2, ..., irm;
                                                                             s11
                                                                                      s12
                                                                                                    s1n
SIGNAL r1, r2, ..., rm;
SIGNAL .....
CONSTANT indeterminado : ...
                                                                       cond11—\(\text{cond12}\)
ir1 <=
      s11 WHEN cond11 ELSE
                                                         Operador
                        s12 WHEN cond12 ELSE
                                                        Combinacion
                                                                                          ir1
                        s1n WHEN cond1n ELSE
                                                                                          r1
                                                                                                      carga r1
                        ideterminado;
            sm1 WHEN condm1 ELSE
irm <=
                        sm2 WHEN condm2 ELSE
                        smp WHEN condmp ELSE
                        indeterminado;
registros: PROCESS
BEGIN
            WAIT UNTIL flanco_positivo(clk);
                        control(carga r1) = '1'
                                              THEN
                                                              r1 <= ir1;
                                                                          END IF;
                        control(carga rm) = '1'
                                                 THEN
                                                                          END IF;
                                                              rm <= irm;
END PROCESS registros;
```

S7

Modelo de flujo de datos (2)

- Existe una sentencia de asignación de señal concurrente condicional por cada bus de entrada a uno o varios registros.
- Las condiciones las determinan los valores de las señales de control que genera el controlador.
- Las señales fuente son las salidas de otros registros, o una señal objetivo de otra sentencia de asignación de señal encargada de la transformación de una o mas señales de registros.
 Ejemplo: las unidades combinacionales que transforman la información de la ruta de datos están representadas por este tipo de asignaciones.

Un sumador que opere sobre las señales *r1* y *r2* generando la señal de suma *s* vendría representado por la siguiente sentencia de asignación concurrente:

$$s \le r1 + r2$$
;

- Las sentencias de asignación concurrente elaboran los valores de las señales de entrada a los registros.
- Para determinar los registros que se actualizan con estas entradas se utiliza una única sentencia de proceso sensible al flanco positivo del reloj (*clk*).
- El cuerpo del proceso lo componen una sentencia *if* por cada registro de la ruta de datos, siendo:
 - la condición del if la condición de carga
 - el cuerpo del if la sentencia de asignación secuencial que lleva a efecto la transferencia.

Controlador

Genera las <i>ordenes de control</i> que gobiernan el flujo de información por la ruta de datos.
Las ordenes actúan sobre los <i>puntos de control</i> distribuidos por la ruta de datos:
 carga de registros (carga_r1,) activación de operadores aritméticos (sum,) selección de una de las informaciones que acceden a un bus (cond1,) etc.
Al conjunto ordenado de ordenes de control que actúan sobre toda la ruta de datos en un instante determinado le llamaremos <i>vector de control</i> .
Para que las acciones del controlador aparezcan en el programa VHDL con un estilo más declarativo, definiremos el vector de control como un <i>array</i> de ordenes de control sobre el rango de los puntos de control.
De esta forma podremos definir una función <i>ctlr1</i> que admita como argumento el vector de puntos de control que deben activarse (tomar valor '1') en un paso de control determinado, y devuelva el vector completo de ordenes de control (con valor '1' los que deben activarse y con '0' los demás), esto es, el valor del vector de control.
El package tipos_control define los anteriores tipos y funciones

```
PACKAGE tipos control IS
            TYPE ordenes control IS ('1', '0', ...);
            TYPE vector ordenes control IS ARRAY (natural RANGE <>) OF ordenes control:
            TYPE puntos control IS (carga r1, carga r2, ..., carga rn, ..., sum, ....);
            TYPE vector puntos control IS ARRAY (natural RANGE <>) OF puntos control:
            TYPE vector control IS ARRAY (puntos control) OF ordenes control;
            FUNCTION ctrl1 (ent : vector puntos control) RETURN vector control:
END tipos control;
PACKAGE BODY tipos control IS
            FUNCTION ctrl1(ent: vector puntos control) RETURN vector control IS
                         VARIABLE res: vector control:= (OTHERS => '0');
            BEGIN
                         FOR i IN ent'RANGE LOOP res(ent(i)) := '1'; END LOOP;
                         RETURN res:
            END ctrl1;
END tipos control;
```

Con esta definición quedan más claras las actuaciones del controlador sobre la ruta de datos.

Si en un paso de control deben activarse sólo los puntos de control *carga_r1* y *carga_r2*, generamos el vector de control con una llamada a la función *ctrl* con la concatenación (&) de dichos puntos como argumento:

```
ctrl1(carga_r1 & sum);
```

La función *ctrl1* devolverá un vector de control con sólo dos '1', los correspondientes a los puntos de control expresados en la función (*carga r1* y *carga r2*), y los restantes a '0':

Ejemplo: multiplicador binario

Longitud de palabra genérica

Procedimiento de suma-desplazamiento.

En primer lugar declaramos la entidad y definimos una arquitectura de comportamiento.

Después construimos una arquitectura algorítmica que, aún siendo de comportamiento, opera con el algoritmo de suma-desplazamiento que utilizará el diseño definitivo.

Algoritmo de suma-desplazamiento: ejemplo (4 bits)

mult1 = 1100 = 12 decimal, mult2 = 0110 = 6 decimal, resultado 01001000 = 72 decimal.


El biestable **c** y los registros **r3** y **r1** tienen capacidad de desplazamiento conjunto a la derecha.

- Inicialmente cargamos c con 0, r3 con 0000, r1 con mult1 y r2 con mult2.
- Analizamos el bit menos significativo de r1:
 - si vale 1 sumamos al contenido r3 el contenido de r2
 - en caso contrario sumamos **0000** (el arrastre lo cargamos en **c**).
- Desplazamos el conjunto c-r3-r1 una posición a la derecha (se pierde el bit más a la derecha).
- Este proceso se repite 4 veces (el número de bits de los operandos).
- El resultado (doble palabra, 8 bits) será el contenido conjunto de r3-r1

S7

С	r3	mult1 — r1	mult2 r2	operación	paso de control
0	0000	0000	0000	valores iniciales	
0	0000	1 1 0 0	0110	carga externa	
0	0000	1100	0110	0000 + 0000	1
0	0000	0 1 1 0	0110	desplaza	2
0	0000	0110	0110	0000 + 0000	3
0	0000	0 0 1 1	0110	desplaza	4
0	0110	0011	0110	0000 + 0110	5
0	0011	0 0 0 1	0110	desplaza	6
0	1001	0001	0110	0011 + 0110	7
0	0100	1000	0110	desplaza	8

Declaración de entidad



```
USE WORK.utilidad.ALL;
ENTITY multiplicador IS
GENERIC(longitud : integer := 4);
PORT(mult1, mult2 : IN bit_vector(longitud-1 DOWNTO 0);
product : OUT bit_vector(2*longitud-1 DOWNTO 0));
END multiplicador;
```

- Consta de una clausula genérica para la longitud de las entradas de operandos
- Una clausula para puertos: dos de entrada y uno de salida de tipo bit_vector.
- La declaración va precedida de una sentencia use para hacer visible en todas las arquitecturas que definamos para esta entidad las funciones del paquete utilidad que definiremos a continuación

Paquete auxiliar

PACKAGE utilidad IS
FUNCTION bin_ent (v : bit_vector; I : integer) RETURN integer;
FUNCTION ent_bin (e, I : integer) RETURN bit_vector;
FUNCTION sum_bin (op1, op2 : bit_vector; I : integer) RETURN bit_vector;
END utilidad;

```
PACKAGE BODY utilidad IS
-- Función de conversión de binario a entero
FUNCTION bin ent (v: bit vector; I: integer) RETURN integer IS
 VARIABLE int var : integer := 0;
BEGIN
 FOR I IN 0 TO I-1 LOOP
  IF (v(i) = '1') THEN int var := int var + (2**i);
                                                                Define las tres funciones auxiliares siguientes:
  END IF:
 END LOOP:
                                                                bin ent: transforma un vector binario en entero;
 RETURN int var:
END bin ent:
                                                                ent bin: transforma un entero en vector binario
-- Función de conversión de entero a binario
FUNCTION ent bin (e, I: integer) RETURN bit vector IS
                                                                sum bin: producir la suma binaria
 VARIABLE int var: bit vector(I-1 DOWNTO 0);
 VARIABLE temp1 : integer := 0;
 VARIABLE temp2 : integer := 0;
BEGIN
                                                  -- Función de suma binaria
 temp1 := e;
                                                  FUNCTION sum bin (op1, op2 : bit vector; I : integer) RETURN
 FOR I IN I-1 DOWNTO 0 LOOP
                                                  bit vector IS
  temp2 := temp1/(2^{**i});
                                                   VARIABLE s : bit vector(I DOWNTO 0);
  temp1 := temp1 mod (2^{**i});
                                                  BEGIN
  IF ( temp2 = 1 ) THEN int var(i) := '1';
                                                   s := ent bin((bin ent(op1,I) + bin ent(op2,I)),I+1);
            ELSE int var(i) := '0';
                                                   RETURN s:
  END IF:
                                                  END sum bin;
 END LOOP;
                                                  END utilidad:
 RETURN int var;
END ent bin;
```

S7

Arquitectura de comportamiento funcional

- Esta primera arquitectura es una arquitectura de comportamiento funcional puro en la que las entradas binarias se convierten a enteros, se realiza la multiplicación de enteros '*' y se vuelve a convertir el resultado a binario.
- Se utilizan dos de las tres funciones definidas en el paquete (utilidad).


```
ARCHITECTURE comporta OF multiplicador IS
BEGIN
PROCESS(mult1, mult2)
VARIABLE p : integer;
BEGIN
p := bin_ent(mult1, longitud)*bin_ent(mult2, longitud);
product <= ent_bin(p,2*longitud);
END PROCESS;
END comporta;
```

- Con una arquitectura de este tipo se valida la especificación del dispositivo a diseñar y sirve de referencia para comprobar el correcto funcionamiento de las siguientes arquitecturas que irán aproximándose en su estructura a la del dispositivo real.
- Además, esta arquitectura supone para el simulador poca carga de computación, por lo que se podrá utilizar para instanciar componentes de su tipo en una arquitectura estructural compleja.

S7

Arquitectura algorítmica

- Esta segunda arquitectura, aunque consta como la anterior de un único proceso, su algoritmo refleja ya la estructura interna y el funcionamiento de suma-desplazamiento del multiplicador.
- Se utilizan tres variables vectoriales (array) r1, r2, y r3 para los tres registros básicos del multiplicador.
- La sentencia de asignación de variable opera como mecanismo de carga de los registros
- Los valores individuales (indexados) asignados a las variables r1 y r2 implementan el desplaz. derecho.
- La suma binaria se realiza con la función sum_bi y el multiplexor con una sentencia case.



```
USE WORK.utilidad.ALL;
ARCHITECTURE algoritmo OF multiplicador IS
BEGIN
PROCESS(mult1, mult2)
 VARIABLE r1, r2, r3: bit_vector(longitud-1_DOWNTO_0);
 VARIABLE s : bit vector(longitud DOWNTO 0);
 CONSTANT cero: bit vector(longitud-1 DOWNTO 0)
                                  :=(OTHERS =>'0');
BEGIN
 r1 := mult1;
 r2 := mult2;
 r3 := (OTHERS => '0');
 FOR i IN r1'REVERSE RANGE LOOP
  CASE r1(0) IS
   WHEN '1' => s := sum bin(r3, r2, longitud);
   WHEN '0' => s := sum bin(r3, cero, longitud);
  END CASE:
  r3 := s(s'LEFT DOWNTO 1);
  r1 := s(0)&r1(r1'LEFT DOWNTO 1);
 END LOOP:
 product <= r3&r1;
END PROCESS:
END algoritmo:
```

Arquitectura de flujo de datos

Ruta de datos: Declaración de Entidad

- La declaración de entidad para la ruta de datos contiene el mismo puerto estático (generic) y los mismos puertos dinámicos de entrada de operandos y salida del producto que la entidad multiplicador , es decir, la e/s al multiplicador se realiza, como es natural, por la ruta de datos.
- Dispone de un puerto de entrada control del tipo vector_control, definido en el paquete utilidad, y otro para el reloj:


```
USE WORK.utilidad.ALL;
USE WORK.tipos_control.ALL;
ENTITY datapath IS
GENERIC(longitud : integer := 4);
PORT(mult1, mult2 : IN bit_vector(longitud-1 DOWNTO 0);
control : IN vector_control;
reloj : IN bit;
product : OUT bit_vector(2*longitud-1 DOWNTO 0));
END datapath;
```

S7

Ruta de datos: Arquitectura

```
ARCHITECTURE rtl OF datapath IS
 SIGNAL r1, r2, r3, ir1, ir2, ir3, a, b: bit vector(longitud-1 DOWNTO 0);
 SIGNAL s : bit vector(longitud DOWNTO 0):
 SIGNAL rr, irr: bit vector(2*longitud-1 DOWNTO 0);
 CONSTANT cero: bit vector(longitud-1 DOWNTO 0) := (OTHERS =>'0');
BEGIN
ir1 <= mult1 WHEN control(ini) = '1' ELSE
     s(0)&r1(longitud-1 DOW=NTO 1) WHEN control(sumdes) = '1' ELSE
     cero:
ir2 <= mult2 WHEN control(ini) = '1' ELSE cero;
ir3 <= cero WHEN control(ini) = '1' ELSE
     s(longitud DOWNTO 1) WHEN control(sumdes) = '1' ELSE
     cero:
 irr <= r3&r1:
a <= r3:
 b <= r2 WHEN control(sumdes) = '1' AND r1(0) = '1' ELSE
     cero WHEN control(sumdes) = '1' AND r1(0) = '0' ELSE cero;
 s <= sum bin(a,b,longitud);
 product <= rr;
 registros: PROCESS
 BEGIN
  WAIT UNTIL reloj = '1';
  IF control(carga r1) = '1' THEN r1 <= ir1; END IF;
  IF control(carga r2) = '1' THEN r2 <= ir2; END IF;
  IF control(carga r3) = '1' THEN r3 <= ir3; END IF;
  IF control(carga rr) = '1' THEN rr <= irr; END IF;
END PROCESS;
END rtl:
```

Se ha introducido un registro de salida *rr* para almacenar el resultado, aunque estrictamente no sería necesario.




Controlador

```
PACKAGE tipos control IS
 TYPE puntos control IS (ini,sumdes,carga r1,carga_r2,carga_r3,carga_rr);
 TYPE vector puntos control IS ARRAY (natural RANGE <>) OF puntos control:
 TYPE vector control IS ARRAY (puntos control) OF bit;
 FUNCTION ctrl1 (ent : vector puntos control) RETURN vector control;
 FUNCTION ctrl1 (ent : puntos control) RETURN vector control;
 FUNCTION ctrl1 RETURN vector control;
END tipos control;
PACKAGE BODY tipos control IS
 FUNCTION ctrl1(ent: vector puntos control) RETURN vector control IS
  VARIABLE res: vector control:= (OTHERS => '0'):
 BEGIN
  FOR i IN ent'RANGE LOOP res(ent(i)) := '1'; END LOOP;
  RETURN res;
 END ctrl1:
FUNCTION ctrl1(ent: puntos control) RETURN vector control IS
                                                                USE WORK.tipos control.ALL;
 VARIABLE res: vector control:= (OTHERS => '0'):
                                                                ENTITY controlador IS
BEGIN
                                                                 GENERIC(longitud: integer:=4);
 res(ent) := '1';
                                                                 PORT(control: OUT vector control; reloj: bit);
 RETURN res:
                                                                END controlador:
END ctrl1:
                                                                USE WORK.tipos control.ALL:
FUNCTION ctrl1 RETURN vector control IS
                                                                ARCHITECTURE comporta OF controlador IS
 VARIABLE res : vector control := (OTHERS => '0');
                                                                BEGIN
BEGIN
                                                                 cntrl: PROCESS
 RETURN res:
                                                                 BEGIN
END ctrl1;
                                                                  control <= ctrl1(carga rr & carga r3 & carga r2 & carga r1 & ini);
END tipos control;
                                                                  WAIT UNTIL reloj = '1';
                                                                  FOR i IN longitud-1 DOWNTO 0 LOOP
                                                                   control <= ctrl1(carga r3 & carga r1 & sumdes);
                                                                   WAIT UNTIL reloj = '1';
                                                                  END LOOP:
                                                                 END PROCESS:
```

END comporta;

Conexión ruta de datos controlador




```
ARCHITECTURE estructura OF multiplicador IS
 COMPONENT datapath
  GENERIC(longitud: integer:=4);
  PORT(mult1, mult2 : bit vector(longitud-1 DOWNTO 0);
    control: vector control; reloj: bit;
    product : OUT bit vector(2*longitud-1 DOWNTO 0));
 END COMPONENT:
 COMPONENT controlador
  GENERIC(longitud: integer:=4);
  PORT(control: OUT vector control; reloj: bit);
 END COMPONENT:
 SIGNAL reloj: bit;
 SIGNAL control: vector control;
BEGIN
 dp:datapath
  GENERIC MAP (longitud)
  PORT MAP (mult1, mult2, control, reloi, product);
 bs: controlador
  GENERIC MAP (longitud)
  PORT MAP (control, reloj);
 reloj <= NOT reloj AFTER 5 ns;
END estructura:
```

Arquitectura estructural

Registro

Ruta de datos: componentes


- Realizan la operación correspondiente a la línea de control con valor 1 en el instante que aparece un flanco positivo en la señal de reloj.
- r1 utiliza una única línea de control: carga_r.
- Diagrama de bloques y evolución de las señales de control correspondientes a la carga del registro con el valor de su entrada paralela er a la llegada del primer flanco positivo del reloj:



```
USE STD.TEXTIO.ALL:
ENTITY reg IS
  GENERIC (longitud: natural:=8;
            nombre: STRING:= "<r2>=");
  PORT ( er: IN bit vector(longitud-1 DOWNTO 0);
      reloj, carga r: IN bit;
      sr: OUT bit vector(longitud-1 DOWNTO 0));
END reg:
ARCHITECTURE comporta OF reg IS
BEGIN
  PROCESS
    VARIABLE r : bit vector(longitud-1 DOWNTO 0);
    VARIABLE I: LINE:
  BEGIN
    WAIT UNTIL (reloj = '1') AND (reloj'EVENT);
    IF carga r = '1' THEN r := er; END IF;
    sr <= r:
      WRITE(I, nombre);
      WRITE(I,r);
      WRITELINE(OUTPUT,I);
  END PROCESS;
END comporta;
```

Registro de desplazamiento


- Los registros de desplazamiento utilizan dos señales de control, carga_r, idéntica al registro anterior, y despla_r, que produce el desplazamiento del contenido del registro una unidad a la derecha cuando aparece un flanco positivo en la señal de reloj.
- Diagrama de bloques y evolución de las señales de control correspondientes a una carga paralela seguida de un desplazamiento:



```
USE STD.TEXTIO.ALL:
ENTITY reg desp IS
  GENERIC (longitud : natural := 8; nombre : STRING := "<r1>=");
  PORT ( epr: IN bit vector(longitud-1 DOWNTO 0);
       reloj, carga r, despla r: IN bit;
                              esr: IN bit:
                              ssr: OUT bit:
      spr: OUT bit vector(longitud-1 DOWNTO 0));
END reg desp;
ARCHITECTURE comporta OF reg desp IS
BEGIN
  PROCESS
    VARIABLE r: bit vector(longitud-1 DOWNTO 0);
    VARIABLE I: LINE;
  BEGIN
    WAIT UNTIL (reloi = '1') AND (reloi'EVENT);
    IF carga r = '1' THEN r := epr; END IF;
                IF despla r = '1' THEN r := esr&r(longitud-1 DOWNTO 1);
END IF:
    spr \le r;
                ssr \leq r(0):
      WRITE(I, nombre);
      WRITE(I,r);
      WRITELINE(OUTPUT,I);
  END PROCESS:
END comporta:
```


Biestable

Diagrama de bloques del biestable, cuyo comportamientoes como el del registro *r1* con la diferencia de la longitud del dato, que en este caso es 1




```
USE STD.TEXTIO.ALL:
ENTITY ff IS
  GENERIC (nombre : STRING := "<c>");
  PORT (ec: IN bit;
      reloj, carga_r : IN bit;
      sc : OUT bit);
END ff;
ARCHITECTURE comporta OF ff IS
BEGIN
  PROCESS
    VARIABLE r : bit:
    VARIABLE I: LINE:
  BEGIN
    WAIT UNTIL (reloj = '1') AND (reloj'EVENT);
    IF carga_r = '1' THEN r := ec; END IF;
    sc <= r:
      WRITE(I, nombre);
      WRITE(I,r);
      WRITELINE(OUTPUT,I);
  END PROCESS:
END comporta;
```

Sumador



```
USE WORK.utilidad.ALL:
FNTITY sum IS
  GENERIC (longitud : natural := 8);
  PORT( a, b : IN bit_vector(longitud-1 DOWNTO 0);
      s: OUT bit_vector(longitud-1 DOWNTO 0);
      c: OUT bit);
END sum:
ARCHITECTURE comporta OF sum IS
BEGIN
  PROCESS(a,b)
  VARIABLE as: bit vector(8 DOWNTO 0);
  BEGIN
    as := sum bin(a, b, longitud);
    c <= as(longitud);
         s <= as(longitud-1 DOWNTO 0);
  END PROCESS:
END comporta;
```

Multiplexor



```
ENTITY mux IS

GENERIC(longitud : natural :=8);

PORT (d0, d1 : IN bit_vector(longitud-1 DOWNTO 0);

z : OUT bit_vector(longitud-1 DOWNTO 0);

sel : IN bit);

END mux;


ARCHITECTURE comportamiento OF mux IS

BEGIN

z <= d0 WHEN sel = '0' ELSE d1;

END comportamiento;
```

Arquitectura estructural de la ruta de datos (esquema)



Arquitectura estructural de la ruta de datos (código)

```
USE WORK.tipos control st.ALL:
ENTITY ruta mul IS
  GENERIC (longitud: natural:=8):
  PORT (mult1,mult2: IN bit vector(longitud-1 DOWNTO 0);
        control: IN bus control;
       reloj: IN bit;
        product: OUT bit vector(2*longitud-1 DOWNTO 0)):
END ruta mul;
ARCHITECTURE estructura OF ruta mul IS
COMPONENT mux
GENERIC(longitud: natural:=8):
PORT (d0, d1: IN bit vector(longitud-1 DOWNTO 0):
   z: OUT bit vector(longitud-1 DOWNTO 0):
   sel: IN bit):
END COMPONENT:
COMPONENT reg
  GENERIC (longitud: natural:=8;
            nombre : STRING := "<r2>="):
  PORT ( er: IN bit vector(longitud-1 DOWNTO 0);
      reloj, carga r: IN bit;
      sr : OUT bit_vector(longitud-1 DOWNTO 0));
END COMPONENT:
COMPONENT reg desp
  GENERIC (longitud: natural:= 8;
             nombre: STRING:= "<r1>=");
  PORT (epr: IN bit vector(longitud-1 DOWNTO 0);
      reloj, carga r, despla r: IN bit;
                             esr: IN bit;
                             ssr: OUT bit:
      spr: OUT bit vector(longitud-1 DOWNTO 0));
END COMPONENT:
```

```
COMPONENT ff
  GENERIC (nombre : STRING := "<c>=");
  PORT (ec: IN bit;
       reloj, carga r: IN bit;
       sc : OUT bit);
END COMPONENT:
COMPONENT sum
  GENERIC (longitud: natural:=8);
  PORT( a, b: IN bit vector(longitud-1 DOWNTO 0);
       s: OUT bit vector(longitud-1 DOWNTO 0);
      c: OUT bit);
END COMPONENT:
SIGNAL s1, s2, s3, s4, s5, s6, s7,
        s8: bit_vector(longitud-1 DOWNTO 0);
SIGNAL b1, b2, b3, b4 : bit;
SIGNAL cero: bit vector(longitud-1 DOWNTO 0);
BEGIN
 multiplexor1: mux GENERIC MAP(longitud)
                    PORT MAP(cero, s1, s7, control(suma));
 multiplexor2: mux GENERIC MAP(longitud)
                    PORT MAP(cero, s2, s5, b3);
registro1: reg_desp_GENERIC MAP(longitud, "<r1>=")
                    PORT MAP (mult1, reloi,
                                control(carga r1),
                                control(despla r1), b2, b3, s8);
registro2: reg
                    GENERIC MAP(longitud, "<r2>=")
                    PORT MAP (mult2, reloj, control(carga r2), s2);
registro3: reg_desp_GENERIC MAP(longitud, "<r3>=")
                    PORT MAP (s7, reloi, control(carga r3),
                                control(despla r3), b1, b2, s6);
                    GENERIC MAP("<c>=")
biestable: ff
                    PORT MAP(b4, reloj, control(carga c), b1);
 sumador: sum
                    GENERIC MAP(longitud)
                    PORT MAP(s5, s6, s1, b4);
  product <= s6&s8;
END estructura:
```


Paquete de tipos de control

```
PACKAGE tipos control st IS
 TYPE senales control IS (suma, carga r1, carga r2, carga r3, carga c, despla r1, despla r3);
 TYPE vector senales control IS ARRAY (natural RANGE <>) OF senales control;
 TYPE bus control IS ARRAY (senales control) OF bit;
 FUNCTION proyec (ent : vector senales control) RETURN bus control;
 FUNCTION provec (ent : senales control) RETURN bus control;
 FUNCTION provec RETURN bus control:
END tipos control st:
PACKAGE BODY tipos control st IS
 FUNCTION proyec(ent: vector senales control) RETURN bus control IS
  VARIABLE res: bus control:=(OTHERS => '0');
 BFGIN
  FOR i IN ent'RANGE LOOP res(ent(i)) := '1'; END LOOP;
  RETURN res:
 END proyec;
FUNCTION proyec(ent : senales control) RETURN bus control IS
 VARIABLE res: bus control:=(OTHERS => '0');
BEGIN
 res(ent) := '1';
                                                 El modelo estructural utiliza el siguiente paquete
 RETURN res:
                                                 de tipos de control (tipos control st) análogo al
END proyec;
                                                 utilizado en el modelo de flujo de datos pero
FUNCTION provec RETURN bus control IS
                                                 contemplando las señales de control de la ruta de
 VARIABLE res: bus control:=(OTHERS => '0');
BEGIN
                                                 datos estructural
 RETURN res:
END proyec;
```

END tipos control st;

Controlador

Utilizando el paquete tipos_control_st podemos diseñar un controlador de comportamiento en el que quedan explícitas las señales que intervienen en los sucesivos pasos de control



```
USE WORK.tipos control st.ALL;
ENTITY controlador st IS
 GENERIC(longitud: natural:=8);
 PORT(control: OUT bus control: reloi: INOUT bit: reset: IN bit):
END controlador st:
ARCHITECTURE mef OF controlador st IS
BEGIN
 PROCESS(reloj,reset)
  TYPE estados IS (carga, suma, despla);
  VARIABLE estado: estados;
  VARIABLE contador: NATURAL:
 BEGIN
  IF reset = '1'
               THEN
               control <= "0000000":
               estado := carga;
               contador := longitud + 1:
               ELSE
               IF reloj = '1' AND reloj'EVENT THEN
                IF contador > 1
                 THEN
                 CASE estado IS
       WHEN carga =>
                              control <= proyec(carga r1 & carga r2);
                              estado := suma:
                              control <= proyec(carga r3 & carga c & suma);
       WHEN suma =>
                              estado := despla;
       WHEN despla =>
                              control <= proyec(despla r1 & despla r3 & suma);
                              estado := suma:
                              contador := contador-1;
     END CASE:
     ELSE
                  control <= proyec;
     END IF:
   END IF;
  END IF;
 END PROCESS;
reloj <= NOT reloj AFTER 5 ns;
END mef:
```

Conexión estructural Controlador-Ruta de datos

```
USE WORK.tipos control st.ALL;
ARCHITECTURE estructural OF multiplicador IS
COMPONENT ruta mul
  GENERIC (longitud: natural:=8);
  PORT (mult1,mult2: IN bit vector(longitud-1 DOWNTO 0);
                 control: IN bus_control;
                 reloi: IN bit:
                 product : OUT bit vector(2*longitud-1 DOWNTO 0));
END COMPONENT:
COMPONENT controlador st
 GENERIC(longitud: natural:=8);
 PORT(control: OUT bus control; reloj: INOUT bit; reset: IN bit);
END COMPONENT;
 SIGNAL reloj: bit;
                                                                                                          mult1
                                                                                                                      mult2
 SIGNAL control: bus control;
                                                                                                          <u></u>4
BEGIN
                                                                                                                      才4
 rd: ruta mul
                                                                                sum
  GENERIC MAP (8)
  PORT MAP (mult1, mult2, control, reloi, product):
                                                                               carga c
 ct: controlador st
  GENERIC MAP (8)
                                                                               despla r3
  PORT MAP (control, reloj, reset);
END estructural:
                                                                               despla r1
                                                            Controlador
                                                                                                         Ruta de Datos
                                                                               carga r1
                                                                               carga r2
                                                                                carga r3
                                                                                reloi
                                                                                                              product
```

Prueba del modelo

Valores: *mult1* = 00001010, *mult2* = 00000011, introducidos en el instante de tiempo 0. El pulso de *reset* se da a los 5 ns. y dura 10 ns. La evolución de todas las señales del modelo, desde el instante 0 hasta que se estabiliza el resultado correcto en la señal de salida *product* es la siguiente:

ns o	delta mult1	mult2	product r	eset r	eloj control					
0	+0 00000000	00000000	0000000000000000	0	0 0000000	95	+1 00001010 00000011 000000001100000	0 0	1 1000011	
0	+1 00001010	00000011	0000000000000000	0	0 0000000	95	+2 00001010 00000011 000000111100000	01 0	1 1000011	
5	+0 00001010	00000011	0000000000000000	1	1 0000000	100	+0 00001010 00000011 000000111100000	0 0	0 1000011	
10	+0 00001010	00000011	0000000000000000	1	0 0000000	105	+0 00001010 00000011 000000111100000	01 0	1 1000011	
15	+0 00001010	00000011	0000000000000000	0	1 0000000	105	+1 00001010 00000011 000000111100000	01 0	1 1001100	
15	+1 00001010	00000011	0000000000000000	0	1 0110000	105	+2 00001010 00000011 000000011110000	0 0	1 1001100	
20	+0 00001010	00000011	0000000000000000	0	0 0110000	110	+0 00001010 00000011 000000011110000	0 0	0 1001100	
25	+0 00001010	00000011	000000000000000	0	1 0110000	115	+0 00001010 00000011 000000011110000	0 0	1 1001100	
25	+1 00001010	00000011	000000000000000	0	1 1001100	115	+1 00001010 00000011 000000011110000	0 0	1 1000011	
25			000000000001010	0	1 1001100	120	+0 00001010 00000011 000000011110000	0 0	0 1000011	
30			000000000001010	0	0 1001100	125	+0 00001010 00000011 000000011110000	0 0	1 1000011	
35			000000000001010	0	1 1001100	125	+1 00001010 00000011 000000011110000	0 0	1 1001100	
35			000000000001010	0	1 1000011	125	+2 00001010 00000011 000000001111000	0 0	1 1001100	
40			000000000001010	0	0 1000011	130	+0 00001010 00000011 000000001111000	0 0	0 1001100	
45			000000000001010	0	1 1000011	135	+0 00001010 00000011 000000001111000	0 0	1 1001100	
45			000000000001010	0	1 1001100	135	+1 00001010 00000011 000000001111000	0 0	1 1000011	
45			000000000000101	0	1 1001100	140	+0 00001010 00000011 000000001111000	0 0	0 1000011	
50			000000000000101	0	0 1001100	145	+0 00001010 00000011 000000001111000	0 0	1 1000011	
55			000000000000101	0	1 1001100	145	+1 00001010 00000011 000000001111000	0 0	1 1001100	
55			000000000000101	0	1 1000011	145	+2 00001010 00000011 000000000111100	0 0	1 1001100	
55			0000001100000101	0	1 1000011	150	+0 00001010 00000011 000000000111100		0 1001100	
60			0000001100000101	0	0 1000011	155	+0 00001010 00000011 000000000111100		1 1001100	
65			0000001100000101	0	1 1000011	155	+1 00001010 00000011 000000000111100		1 1000011	
65			0000001100000101	0	1 1001100	160	+0 00001010 00000011 000000000111100		0 1000011	
65			0000000110000010	0	1 1001100	165	+0 00001010 00000011 000000000111100		1 1000011	
70			0000000110000010	0	0 1001100	165	+1 00001010 00000011 000000000111100		1 1001100	
75 75			0000000110000010	0	1 1001100	165	+2 00001010 00000011 000000000011110		1 1001100	
75			0000000110000010	0	1 1000011	170	+0 00001010 00000011 000000000011110		0 1001100	
80			0000000110000010	0	0 1000011	175	+0 00001010 00000011 000000000011110		1 1001100	
85			0000000110000010	0	1 1000011	175	+1 00001010 00000011 000000000011110		1 1000011	
85			0000000110000010	0	1 1001100	180	+0 00001010 00000011 00000000011110		0 1000011	
85			0000000011000001	0	1 1001100	185	+0 00001010 00000011 00000000011110		1 1000011	
90			0000000011000001	0	0 1001100	185	+1 00001010 00000011 00000000011110		1 0000000	
95	+0 00001010	00000011	0000000011000001	0	1 1001100	185	+2 00001010 00000011 00000000001111	0 0	1 0000000	

S7

Practica 7 : Diseño Algorítmico con VHDL

Objetivos:

Diseño de sistemas digitales de tamaño mediano que requieren un planteamiento algorítmico (ruta de datos + control) utilizando los tres estilos de descripción VHDL: comportamiento, transferencia de registros o flujo de datos, y estructural.

Práctica a realizar:


Diseñar un divisor binario utilizando los tres niveles de descripción en VHDL:

- 1. Comportamiento
- 2. Transferencia de registros o flujo de datos
- 3. Estructural


Resultados a entregar:

Documentación del diseño incluyendo:

- 1. Especificación completa y precisa del divisor.
- 2. Listado VHDL comentado de los programas correspondientes a cada nivel de descripción.
- 3. Tests de entrada/salida que muestren el correcto funcionamiento del divisor en cada nivel.



Ejemplo de División Binaria



		Q_0		operación	paso control
	0000	0000	0000	valores iniciales	
	0000	0111	0011	carga externa	
	0000	1110	0011	+	1
<	1101	1110	0011	A - M	2
	0000	1110	0011	A + M	3
	0001	1100	0011	+	4
<	1110	1100	0011	A - M	5
	0001	1100	0011	A + M	6
	0011	1000	0011	+	7
=	0000	1001	0011	A - M	8
	0001	0010	0011	+	9
<	1110	0010	0011	A - M	10
	0001	0010	0011	A + M	11
	resto	cociente			

Dividendo: $7 = 0.1.1_{(2)}$


Divisor: $3 = 0.011_{(2)}$

Cociente: $2 = 0.010_{(2)}$


Resto $1 = 0.001_{(2)}$

Algoritmo de División Binaria (alternativo)

- En lugar de restar sistemáticamente A M y restaurar la resta sumando A + M cuando el resultado es negativo (A < 0), podemos comparar A con M y restar sólo cuando no se cumple que A < M
- El resto del algoritmo permanece igual
- En este caso en lugar de un sumador/restador binario como era necesario en el algoritmo anterior, utilizaremos un comparador y un restador



Ejemplo de División Binaria



			Q0		operación	paso control
		0000	0000	0000	valores iniciales	
		0000	0111	0011	carga externa	
	3/4	0000	1110	0011	+	1
	si	0000	1110	0011	A < M	2
		0001	1100	0 0 1 1	+	3
	si	0001	1 1 0 0	0011	A < M	4
		0 0 1 1	1000	0011	+	5
1	no	0011	1001	0011	A < M	6
		0000	1001	0011	A ← A - M	7
		0001	0010	0011	+	8
	si	0001	0010	0011	A < M	9

Dividendo: $7 = 0.1.11_{(2)}$

Divisor: $3 = 0.011_{(2)}$

Cociente: $2 = 0.010_{(2)}$

Resto $1 = 0.001_{(2)}$