

prácticas tema 2

Lógica combinacional

- Observar el comportamiento nMOS y pMOS (ojo transistores conducen de S a D).
- Puerta de transmisión CMOS
- Multiplexor 4 a 1 con puertas de transmisión CMOS (usar un inversor normal para la lógica doble rail)
- Implementar la función XOR con un MUX 4 a 1.
- Inversor CMOS.
- Puerta NAND CMOS de 2 entradas.
- Implementar las siguientes funciones combinacionales con tecnología CMOS:
$$z = \frac{((a \cdot b) + c) \cdot d}{(a \cdot b) + (c \cdot (a + b))}$$
- Diseñar un buffer CMOS.
- Diseñar una puerta XOR CMOS.
- Diseñar un decodificador 2 a 4.

Lógica secuencial

- Diseñar un latch tipo D con tecnología CMOS
- Diseñar un latch tipo D con set y reset asíncrono con tecnología CMOS.
- Diseñar un flip-flop tipo D con tecnología CMOS
- Diseñar un flip-flop tipo T con tecnología CMOS