



Tema 5:

# Diseño monociclo del procesador

## Fundamentos de computadores II

**José Manuel Mendías Cuadros**

*Dpto. Arquitectura de Computadores y Automática  
Universidad Complutense de Madrid*





# Contenidos

- ✓ Introducción.
- ✓ RISC-V de arquitectura reducida.
- ✓ Diseño de la ruta de datos.
- ✓ Diseño del controlador.
  
- ✓ Apéndice tecnológico.

Transparencias basadas en los libros:

- S.L. Harris and D. Harris. *Digital Design and Computer Architecture. RISC-V Edition.*
- D.A. Patterson and J.L. Hennessy. *Computer Organization and Design. RISC-V Edition.*

# Introducción



- El método más fiable para conocer el rendimiento de un computador es **midiendo el tiempo que tarda en ejecutar programas**.
  - El computador que los ejecute **más rápido** tendrá **mayor rendimiento**.
- Para una arquitectura dada, el tiempo de ejecución de un programa depende principalmente del:
  - Número de **instrucciones** que tenga el programa.
  - Número de **ciclos** que tarde cada instrucción.
  - **Tiempo de ciclo** (frecuencia de reloj).
- Comúnmente **número de ciclos y tiempo de ciclo tienen son inversos**:
  - **Procesador monociclo**: 1 ciclo por instrucción, tiempo de ciclo largo.
  - **Procesador multiciclo**: Varios ciclos por instrucción, tiempo de ciclo corto.



# Introducción



- Para diseñar un procesador se usan **técnicas de diseño algorítmico** en donde la **especificación** del circuito es su **arquitectura**.
- El procesador estará formado por 2 elementos:
  - **Ruta de datos**: realiza operaciones y almacena resultados.
    - Al menos, deberá incluir tantos **elementos de almacenamiento** como estén **definidos en la arquitectura** (sean visibles por el programador).
    - Deberá incluir los **elementos funcionales** que sean necesarios para **realizar todas las operaciones** del repertorio de instrucciones.
  - **Controlador**: secuencia la realización de las transferencias entre registros definidas para cada instrucción del repertorio.
- Segundo la estrategia de diseño elegida tendremos:
  - **Procesadores monociclo**: **todas las transferencias** de entre registros implicadas en una instrucción se realizan **en un único ciclo de reloj**.
  - **Procesadores multiciclo**: **las transferencias** entre registros implicadas en una instrucción **se reparten entre varios ciclos de reloj** consecutivos.



# Introducción



- Los procesadores se diseñarán según el **modelo de temporización síncrona por flanco** (de subida) de reloj global:
  - El reloj llega a todos los biestables del sistema y todos ellos **cambian de estado simultáneamente en el flanco (de subida) del reloj**.
  - Los nuevos **valores se propagan a través de las redes combinacionales** hasta estabilizarse en las entradas de los biestables.
  - Se repite el proceso indefinidamente en cada ciclo de reloj.
  - El **tiempo de ciclo del reloj debe ser lo suficientemente largo** para que todos los sistemas combinacionales alcancen su **régimen permanente**.



# RISC-V de arquitectura reducida



## Repertorio de instrucciones (i)

- Se diseñará una **microarquitectura** capaz de ejecutar un **subconjunto** del **repertorio de instrucciones del RISCV32** que opere únicamente con datos de 32 bits.
- **Instrucciones con acceso a memoria**

<b>lw</b> <i>rd</i> , <i>imm</i> <sub>12b</sub> ( <i>rs1</i> )	$rd \leftarrow \text{Mem}[ rs1 + sExt(\text{imm}) ]$	tipo-I
<b>sw</b> <i>rs2</i> , <i>imm</i> <sub>12b</sub> ( <i>rs1</i> )	$\text{Mem}[ rs1 + sExt(\text{imm}_{12b}) ] \leftarrow rs2$	tipo-S

- **Aritmético-lógicas con ambos operandos en registros**

<b>add</b> <i>rd</i> , <i>rs1</i> , <i>rs2</i>	$rd \leftarrow rs1 + rs2$	tipo-R
<b>sub</b> <i>rd</i> , <i>rs1</i> , <i>rs2</i>	$rd \leftarrow rs1 - rs2$	tipo-R
<b>and</b> <i>rd</i> , <i>rs1</i> , <i>rs2</i>	$rd \leftarrow rs1 \& rs2$	tipo-R
<b>or</b> <i>rd</i> , <i>rs1</i> , <i>rs2</i>	$rd \leftarrow rs1   rs2$	tipo-R
<b>slt</b> <i>rd</i> , <i>rs1</i> , <i>rs2</i>	$rd \leftarrow if( rs1 <_S rs2 ) then ( 1 ) else ( 0 )$	tipo-R

# RISC-V de arquitectura reducida



## Repertorio de instrucciones (ii)

### ■ Aritmético-lógicas con un operando inmediato

**addi** *rd, rs1, imm<sub>12b</sub>*  $rd \leftarrow rs1 + sExt(imm)$ , tipo-I

**andi** *rd, rs1, imm<sub>12b</sub>*  $rd \leftarrow rs1 \& sExt(imm)$ , tipo-I

**ori** *rd, rs1, imm<sub>12b</sub>*  $rd \leftarrow rs1 | sExt(imm)$ , tipo-I

**slti** *rd, rs1, imm<sub>12b</sub>*  $rd \leftarrow if ( rs1 <_S sExt(imm) ) then ( 1 ) else ( 0 )$ , tipo-I

### ■ Instrucciones de salto condicional

**beq** *rs1, rs2, imm<sub>13b</sub>*  $PC \leftarrow if ( rs1 = rs2 ) then ( PC + sExt(imm_{12:1} \ll 1) ) else ( PC+4 )$ , tipo-B

### ■ Instrucciones de salto a función

**jal** *rd, imm<sub>21b</sub>*  $PC \leftarrow PC + sExt(imm_{20:1} \ll 1), rd \leftarrow PC+4$ , tipo-J



# RISC-V de arquitectura reducida

## Formato de instrucción

- Los formatos de instrucción y codificación de campos serán los **mismos** que en la arquitectura completa.

31	25 24	20 19	15 14	12 11	7 6	0	
funct7	rs2	rs1	funct3	rd	op		<i>tipo-R</i>
imm <sub>11:0</sub>		rs1	funct3	rd	op		<i>tipo-I</i>
imm <sub>11:5</sub>	rs2	rs1	funct3	imm <sub>4:0</sub>	op		<i>tipo-S</i>
imm <sub>12,10:5</sub>	rs2	rs1	funct3	imm <sub>4:1,11</sub>	op		<i>tipo-B</i>
	imm <sub>20,10:1,11,19:12</sub>			rd	op		<i>tipo-J</i>

# RISC-V de arquitectura reducida

## Formato de instrucción: codificación de campos



Instrucción	Tipo	funct7 bits 31:25	funct3 bits 14:12	op bits 6:0
<b>lw</b>	I	–	010	0000011
<b>sw</b>	S	–	010	0100011
<b>add</b>	R	0000000	000	
<b>sub</b>	R	0100000	000	
<b>slt</b>	R	0000000	010	0110011
<b>or</b>	R	0000000	110	
<b>and</b>	R	0000000	111	
<b>addi</b>	I	–	000	
<b>slti</b>	I	–	010	0010011
<b>ori</b>	I	–	110	
<b>andi</b>	I	–	111	
<b>beq</b>	B	–	000	1100011
<b>jal</b>	J	–	–	1101111



# Diseño de la ruta de datos

## Elementos de almacenamiento (i)


- Los elementos de almacenamiento serán los mismos que son visibles al programador: **Memoria, PC** y **32 registros de propósito general**.
- La **Memoria** tendrá un comportamiento idealizado:
  - Integrada en el procesador.
  - Direccionable por **bytes**, pero capaz de aceptar/ofrecer **4 bytes** por acceso.
  - Tiempo de acceso inferior al tiempo de ciclo del procesador.
  - Dividida en dos porque las **instrucciones deben leerse** de memoria en el mismo **ciclo de reloj** en que se **leen/escriben los datos**.
    - **Memoria de instrucciones:** se comportará como una ROM combinacional.
    - **Memoria de datos:** se comportará como un gran Banco de Registros con doble puerto de datos para entrada y salida separada de los mismos.
- El **Contador de Programa** será un **array de biestables D**:
  - Al ejecutarse las instrucciones en un único ciclo, el PC **debe actualizarse en todos los ciclos** y no requiere tener una señal que controle su carga.



# Diseño de la ruta de datos

## Elementos de almacenamiento (ii)

- Los elementos de almacenamiento serán los mismos que son visibles al programador: **Memoria**, **PC** y **32 registros** de propósito general.




# Diseño de la ruta de datos

## Elementos de almacenamiento (iii)



- Los elementos de almacenamiento serán los mismos que son visibles al programador: **Memoria**, **PC** y **32 registros** de propósito general.



- Los 32 registros se organizan en un **Banco** con 3 puertos:
  - En un procesador monociclo, las instrucciones tipo-R en el **mismo ciclo de reloj** **leen** del Banco **2** registros y **escriben** **1** registro.


<code>add rd, rs1, rs2</code>	$BR[rd] \leftarrow BR[rs1] + BR[rs2], PC \leftarrow PC+4$
-------------------------------	---

# Diseño de la ruta de datos

## Elementos funcionales (i)



- Dispondrá de una ALU y un Extensor de Signo combinacionales:
  - La ALU realizará **todas las operaciones aritmético-lógicas** del repertorio.
    - Con un **flag Z** para realizar mediante resta la comparación de igualdad en instrucciones **beq**
  - El **Extensor de Signo** construirá el **operando inmediato de 32 bits** a partir de los campos imm (de menor anchura) de las instrucciones.






# Diseño de la ruta de datos

## Elementos funcionales (ii)

- Dispondrá de un **sumador adicional** para **incrementar el PC**
  - En un procesador monociclo, en el **mismo ciclo de reloj** en que opera la **ALU** se **actualiza el PC** con la dirección de la instrucción siguiente.




- Siempre **suma 4** porque la Memoria es direccionable por bytes y las **instrucciones son de 32 bits** (4 bytes).

# Diseño de la ruta de datos

## Elementos funcionales (iii)



- Dispondrá de otro sumador adicional para calcular direcciones de salto
  - En un procesador monociclo, las instrucciones tipo `beq` en mismo ciclo de reloj operan en la ALU, efectúan  $PC+4$  y calculan la dirección de salto.






# Diseño de la ruta de datos

## Lectura de la instrucción

- La ejecución de toda instrucción comienza con su lectura de Memoria.
  - El PC y la Memoria de Instrucciones se conectan para leer la instrucción a ejecutar (aquella cuya dirección está almacenada en el PC).




# Diseño de la ruta de datos

## Ruta de datos para instrucciones **lw**



- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones **lw**, se continuará ampliando para poder ejecutar otras.




Este sumador solo se usa para calcular  
direcciones de salta en instrucciones *jal/beq*

# Diseño de la ruta de datos

## Ruta de datos para instrucciones **lw/sw**



- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones **lw y/o sw**, la seguiremos ampliando.




Este sumador solo se usa para calcular  
direcciones de salto en instrucciones **jal/beq**

# Diseño de la ruta de datos

## Ruta de datos para instrucciones ***lw/sw/addi***



- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones ***lw*, *sw*, y/o aritmético-lógica** con operando inmediato.




Este sumador solo se usa para calcular  
direcciones de salta en instrucciones *jal/beq*



# Diseño de la ruta de datos

## Ruta de datos para instrucciones **lw/sw/addi/add**

- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones **lw, sw, y/o aritmético-lógica**.




Este sumador solo se usa para calcular direcciones de salto en instrucciones **jal/beq**

# Diseño de la ruta de datos

Ruta de datos para instrucciones **lw/sw/addi/add/beq**



- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones **lw , sw, aritmético-lógica**. y/o de salto condicional.




# Diseño de la ruta de datos

## Ruta de datos RISC-V reducido




- Esta ruta de datos puede ejecutar **cualquier secuencia** de instrucciones del **repertorio del RISC-V reducido**.





# Diseño de la ruta de datos


## Señales de control





# Diseño de la ruta de datos


## Señales de estado





# Diseño de la ruta de datos


## Conexión con el controlador





# Diseño de la ruta de datos


Conexión del reloj y reset





# Diseño de la ruta de datos

Estructura del sistema completo





# Diseño del controlador

## Estructura del controlador (i)


- En el **procesador monociclo**, el controlador es un circuito **combinacional**:
  - Que para facilitar el diseño estará formado **por 4 subcircuitos**.

*controla la actividad global de la ruta de datos  
decodificando el código de operación*

*lógica de salto: controla si el  
procesador salta o no*

*controla la operación que realiza  
la ALU decodificando los códigos  
de operación aritmética*

*controla el tipo de extensión de  
signo que se realiza decodificando  
el código de operación*






# Diseño del controlador

## Estructura del controlador (ii)


- En el **procesador monociclo**, el controlador es un circuito **combinacional**:
  - Que para facilitar el diseño estará formado **por 4 subcircuitos**:





# Diseño del controlador

## Estructura del controlador (iii)





# Diseño del controlador

## Diseño del controlador: DEC local a la ALU

- Este subcircuito indica a la ALU el tipo de operación que debe realizar.
  - Adapta la codificación de la operación en la instrucción a la codificación de operaciones de la ALU.




Tabla de verdad

ALUop	op <sub>5</sub>	funct7 <sub>5</sub>	funct3	ALUctr
00 <sup>(sumar)</sup>	X	X	XXX	000 <sup>(A + B)</sup>
01 <sup>(restar)</sup>	X	X	XXX	001 <sup>(A - B)</sup>
10 <sup>(operar)</sup>	0	X	000 <sup>(addi)</sup>	000 <sup>(A + B)</sup>
10 <sup>(operar)</sup>	1	0	000 <sup>(add)</sup>	000 <sup>(A + B)</sup>
10 <sup>(operar)</sup>	1	1	000 <sup>(sub)</sup>	001 <sup>(A - B)</sup>
10 <sup>(operar)</sup>	X	X	010 <sup>(slt/slti)</sup>	101 <sup>(A &lt; B)</sup>
10 <sup>(operar)</sup>	X	X	110 <sup>(or/ori)</sup>	011 <sup>(A   B)</sup>
10 <sup>(operar)</sup>	X	X	111 <sup>(and/andi)</sup>	010 <sup>(A &amp; B)</sup>



# Diseño del controlador

## Diseño del controlador: DEC local a la ALU




Tabla de verdad

ALUop	op <sub>5</sub>	funct7 <sub>5</sub>	funct3	ALUctr
00 <sup>(sumar)</sup>	X	X	XXX	000 <sup>(A + B)</sup>
01 <sup>(restar)</sup>	X	X	XXX	001 <sup>(A - B)</sup>
10 <sup>(operar)</sup>	0	X	000 <sup>(addi)</sup>	000 <sup>(A + B)</sup>
10 <sup>(operar)</sup>	1	0	000 <sup>(add)</sup>	000 <sup>(A + B)</sup>
10 <sup>(operar)</sup>	1	1	000 <sup>(sub)</sup>	001 <sup>(A - B)</sup>
10 <sup>(operar)</sup>	X	X	010 <sup>(slt/slti)</sup>	101 <sup>(A &lt; B)</sup>
10 <sup>(operar)</sup>	X	X	110 <sup>(or/ori)</sup>	011 <sup>(A   B)</sup>
10 <sup>(operar)</sup>	X	X	111 <sup>(and/andi)</sup>	010 <sup>(A &amp; B)</sup>



# Diseño del controlador

## Diseño del controlador: DEC local al Extensor de Signo

<u>ImmSrc</u>	<u>R</u>
00	$sExt(\underline{X})$ tipo-I
01	$sExt(\underline{X})$ tipo-S
10	$sExt(\underline{X})$ tipo-B
11	$sExt(\underline{X})$ tipo-J




Tabla de verdad

Op	ImmSrc
0000011 <sup>(lw)</sup>	00 <sup>(tipo-I)</sup>
0100011 <sup>(sw)</sup>	01 <sup>(tipo-S)</sup>
0010011 <sup>(tipo-I)</sup>	00 <sup>(tipo-I)</sup>
0110011 <sup>(tipo-R)</sup>	—
1100011 <sup>(beq)</sup>	10 <sup>(tipo-B)</sup>
1101111 <sup>(jal)</sup>	11 <sup>(tipo-J)</sup>



# Diseño del controlador

## Diseño del controlador: DEC local al Extensor de Signo

- Este subcircuitio indica al Extensor de Signo el tipo de extensión que deber realizar.




Tabla de verdad


Op	ImmSrc
0000011 <sup>(lw)</sup>	00 <sup>(tipo-I)</sup>
0100011 <sup>(sw)</sup>	01 <sup>(tipo-S)</sup>
0010011 <sup>(tipo-I)</sup>	00 <sup>(tipo-I)</sup>
0110011 <sup>(tipo-R)</sup>	—
1100011 <sup>(beq)</sup>	10 <sup>(tipo-B)</sup>
1101111 <sup>(jal)</sup>	11 <sup>(tipo-J)</sup>

# Diseño del controlador

## Diseño del controlador: DEC principal



- Este subcircuito gobierna el **comportamiento general** del procesador.



**Tabla de verdad**

op	Branch	Jump	BRwr	ALUsrc	ALUop	MemWr	ResSrc
0000011 <sup>(lw)</sup>	0	0	1	1	00 <sup>(sumar)</sup>	0	00
0100011 <sup>(sw)</sup>	0	0	0	1	00 <sup>(sumar)</sup>	1	-
0010011 <sup>(tipo-I)</sup>	0	0	1	1	10 <sup>(operar)</sup>	0	01
0110011 <sup>(tipo-R)</sup>	0	0	1	0	10 <sup>(operar)</sup>	0	01
1100011 <sup>(beq)</sup>	1	0	0	0	01 <sup>(restar)</sup>	0	-
1101111 <sup>(jal)</sup>	0	1	1	-	-	0	10

# Diseño del controlador

## Diseño del controlador: DEC principal



- Este subcircuito gobierna el comportamiento general del procesador.





Tabla de verdad

op	Branch	Jump	BRwr	ALUsrc	ALUop	MemWr	ResSrc
0000011 <sup>(lw)</sup>	0	0	1	1	00 <sup>(sumar)</sup>	0	00
0100011 <sup>(sw)</sup>	0	0	0	1	00 <sup>(sumar)</sup>	1	-
0010011 <sup>(tipo-I)</sup>	0	0	1	1	10 <sup>(operar)</sup>	0	01
0110011 <sup>(tipo-R)</sup>	0	0	1	0	10 <sup>(operar)</sup>	0	01
1100011 <sup>(beq)</sup>	1	0	0	0	01 <sup>(restar)</sup>	0	-
1101111 <sup>(jal)</sup>	0	1	1	-	-	0	10




# Procesador monociclo

## Simulación (i)



# Procesador monociclo


# Simulación: 1er ciclo





# Procesador monociclo


Simulación: 2do. ciclo





# Procesador monociclo


Simulación: 3er. ciclo





# Procesador monociclo

Simulación: 4o. ciclo




transferencia entre registros	instr.	camino crítico
$PC \leftarrow PC + 4$	varias	9692 ps
$BR[rd] \leftarrow Mem[BR[rs1] + sExt(imm)]$	<b>lw</b>	<b>27616 ps</b>
$Mem[BR[rs1] + sExt(imm)] \leftarrow BR[rs2]$	<b>sw</b>	26661 ps
$BR[rd] \leftarrow BR[rs1] op sExt(imm)$	tipo I	19116 ps
$BR[rd] \leftarrow BR[rs1] op BR[rs2]$	tipo R	18928 ps
$PC \leftarrow if (BR[rs1] = BR[rs2])$ <i>then</i> ( $PC + sExt(imm)$ ) <i>else</i> ( $PC + 4$ )	<b>beq</b>	18547 ps
$BR[rd] \leftarrow PC + 4$	<b>jal</b>	10073 ps
$PC \leftarrow PC + sExt(imm)$		17033 ps
	<b>max.</b>	<b>27616 ps</b>

*area* = 59181  $\mu m^2$

*t<sub>clk</sub>* = 27.6 ns

*f<sub>clk</sub>* =  $\frac{1}{t_{clk}} = \frac{1}{27.6 \cdot 10^{-9}S} = 36.2$  MHz




*t<sub>ejec</sub>* = 4 × 27.6 ns = 110.4 ns



# Procesador monociclo

## Conclusiones


- La **implementación monociclo** tiene algunos **problemas**:
  - El **tiempo de ciclo** viene dado por la **instrucción más lenta**
    - Todas las instrucciones tardan lo mismo en ejecutarse con independencia de su complejidad: se **desperdicia tiempo** en la ejecución de instrucciones rápidas.
    - En **repertorios reales** existen algunas **instrucciones muy largas**: memorias lentas, operaciones aritméticas complejas, modos de direccionamiento complejos...
  - **No es posible reutilizar hardware**:
    - Requiere una ALU y 2 sumadores, memoria de instrucciones y datos separada...





- Diseño del Banco de Registros.
- Diseño de la Memoria.
- Diseño de la ALU.
- Diseño del Extensor de Signo.
- Cálculo del coste.
- Cálculo del tiempo de ciclo.

## Apéndice tecnológico






FC-1

# Diseño del Banco de Registros

- El Banco de Registros contiene 32 registros de datos de 32 bits.



<u>wd</u>	1 entrada de datos de 32 bits
<u>rd1</u> , <u>rd2</u>	2 salidas de datos de 32 bits
<u>wa</u>	1 entrada de dirección de escritura de 5 bits
<u>ra1</u> , <u>ra2</u>	2 entradas de dirección de lectura de 5 bits
<u>we</u>	1 entrada de capacitación de escritura
<u>clk</u>	1 entrada de reloj



FC-1


# Diseño del Banco de Registros

Versión 31/10/23


Tema 5:  
Diseño monociclo del procesador

FC-2

46



FC-1



RAM  $2^{32} \times 8 = 2^{30} \times 32$   
( $2^{30}$  palabras de 32 bits)

# Diseño de la Memoria



- 
- wd 1 entrada de datos de 32 bits
  - rd 1 salidas de datos de 32 bits
  - a 1 entrada de dirección de 32 bits
  - we 1 entrada de capacitación de escritura
  - clk 1 entrada de reloj
- 


*Memoria con doble puerto de datos,  
direccional por bytes  
y con ordenamiento little-endian*




FC-1

# Diseño de la Memoria

Dado que la arquitectura reducida solo opera con datos de 32 bits, el direccionamiento por bytes se consigue prescindiendo de los 2 bits menos significativos de la dirección.



En la arquitectura completa la memoria tendría una señal adicional para indicar el tamaño de acceso (8/16/32 bits) que junto a estos 2 bits se usarían para determinar los módulos que se leen/escriben




# Diseño de la ALU



A, B	2 entradas de datos de 32 bits
op	1 entrada de selección de operación
R	1 salida de datos de 32 bits
z	1 salida de detección de cero

- La **ALU** es un módulo combinacional que realiza:
  - El **cálculo de direcciones efectivas** de memoria en instrucciones **lw/sw**.
  - Todas las **operaciones aritmético-lógicas** del instrucciones tipo I / tipo R.
  - La **comparación de operandos** en la instrucción **beq**.
  - En la **ruta de datos multiciclo**, también se usará para **incrementar el PC** y realizar el **cálculo de direcciones de salto** en instrucciones **beq/jal**



# Diseño de la ALU



- 
- |             |                                     |
|-------------|-------------------------------------|
| <u>A, B</u> | 2 entradas de datos de 32 bits      |
| <u>op</u>   | 1 entrada de selección de operación |
| <u>R</u>    | 1 salida de datos de 32 bits        |
| <u>z</u>    | 1 salida de detección de cero       |
- 

operaciones aritméticas


<u>op</u> <sub>2</sub>	<u>op</u> <sub>1</sub>	<u>op</u> <sub>0</sub>	<u>R</u>
0	0	0	<u>A + B</u>
0	0	1	<u>A - B</u>
1	0	0	-
1	0	1	<i>if (<u>A &lt; B</u>) then 1 else 0</i>

operaciones lógicas

<u>op</u> <sub>2</sub>	<u>op</u> <sub>1</sub>	<u>op</u> <sub>0</sub>	<u>R</u>
0	1	0	<u>A &amp; B</u>
0	1	1	<u>A   B</u>
1	1	0	-
1	1	1	-




# Diseño de la ALU






# Diseño del Extensor de Signo



x	1 entrada de datos de 32 bits (instrucción)
op	1 entrada de selección de operación
z	1 salida de datos de 32 bits (operando inmediato)


- El **Extensor de Signo** es un módulo combinacional que **construye el operando inmediato** de 32 bits a partir de información contenida en los campos imm de la instrucción:
  - Para cada **tipo de instrucción** el campo imm tiene **diferente tamaño y posición** dentro de la instrucción.
  - Por ello, aparte de **extender el signo**, debe **reordenar bits** y **completar con 0** en el caso de direcciones de salto.

# Diseño del Extensor de Signo



- x 1 entrada de datos de 32 bits (instrucción)
- op 1 entrada de selección de operación
- z 1 salida de datos de 32 bits (operando inmediato)

# Diseño del Extensor de Signo







# Cálculo del coste y tiempo de ciclo

- Para calcular el **coste del procesador** es la **suma del coste** de cada uno de los módulos que lo componen.
  - El **coste de cada módulo** se calcula sumando el **coste de sus celdas**.
- El **tiempo de ciclo del procesador** es el **máximo** de los **caminos críticos** de las **transferencias entre registros** que realiza el procesador.
  - El **camino crítico** de una transferencia entre registros es **el camino de datos de mayor retardo** de todos los implicados en dicha transferencia.
  - En el **procesador monociclo**, en cada ciclo se ejecuta una instrucción que implica **1 ó 2 transferencias entre registros**: la de actualización del PC y la operativa propia de cada instrucción.
- Para todos los cálculos se utilizará la **misma biblioteca** de celdas (CMOS 90nm) usada en **FC-1**


FC-1

# Cálculo del coste y tiempo de ciclo



## CMOS 90 nm




**área:**  $32 \times 29.49 = 944 \mu\text{m}^2$   
**retardo:**  $32 \times 226 = 7232 \text{ ps}$





**área:**  $3052 \mu\text{m}^2$   
**retardo:**  $8360 \text{ ps}$




**área:**  $32 \times 11.05 = 354 \mu\text{m}^2$   
**retardo:**  $223 \text{ ps}$



**área:**  $202 \mu\text{m}^2$   
**retardo:**  $460 \text{ ps}$



**área:**  $32 \times 23.04 = 737 \mu\text{m}^2$   
**retardo:**  $250 \text{ ps}$



**área:**  $51405 \mu\text{m}^2$   
**retardo lectura:**  $723 \text{ ps}$   
**setup escritura:**  $705 \text{ ps}$   
 (debido al DEC de dirección)




# Cálculo del coste y tiempo de ciclo


## CMOS 90 nm




*Comportamiento idealizado: retardo comparable al de la ALU  
(para que pueda leerse en un ciclo de reloj)*



área: –  
tiempo de acceso: 8500 ps



área: –  
tiempo de acceso: 8500 ps



área:  $32 \times 32.26 = 1032 \mu\text{m}^2$   
retardo CLK → Q:  $1 \times 167 = 167 \text{ ps}$   
setup: 0 ps




área:  $56 \mu\text{m}^2$   
retardo: 490 ps



área:  $65 \mu\text{m}^2$   
retardo: 451 ps




área:  $21 \mu\text{m}^2$   
retardo: 451 ps



área:  $15 \mu\text{m}^2$   
retardo: 351 ps




# Cálculo del coste





# Cálculo del tiempo de ciclo


Incremento del PC: camino crítico





# Cálculo del tiempo de ciclo


Instrucción **lw**: camino crítico





# Cálculo del tiempo de ciclo


Instrucción **sw**: camino crítico





# Cálculo del tiempo de ciclo


Instrucciones tipo **addi**: camino crítico





# Cálculo del tiempo de ciclo


Instrucciones tipo **add**: camino crítico





# Cálculo del tiempo de ciclo


Instrucción **beq**: camino crítico





# Cálculo del tiempo de ciclo


Instrucción **jal** (almacenaje dir. retorno): camino crítico





# Cálculo del tiempo de ciclo

Instrucción `jal` (actualización PC): camino crítico



# Acerca de *Creative Commons*



## ■ Licencia CC (*Creative Commons*)



- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:



### Reconocimiento (*Attribution*):

En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.



### No comercial (*Non commercial*):

La explotación de la obra queda limitada a usos no comerciales.



### Compartir igual (*Share alike*):

La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: <https://creativecommons.org/licenses/by-nc-sa/4.0/>