Simulaciones Tema 6: Implementación de circuitos secuenciales síncronos Fundamentos de Computadores I

Biestable SR asíncrono (implementación con NOR):

Biestable SR asíncrono (implementación con NAND):

Latch SR: Biestable SR síncrono disparado por nivel (implementación con NOR):

Latch SR: Biestable SR síncrono disparado por nivel (implementación con NAND):

Latch D: Biestable D síncrono disparado por nivel (implementación con NOR):

Flip-flop D: Biestable D síncrono disparado por flanco de subida (implementación con NAND):

Flip-flop D: Biestable D síncrono disparado por flanco de bajada (implementación con NOR):

Reconocedor del patrón "aab" (implementación como máquina de Moore):

Reconocedor del patrón "aab" con codificación de estados alternativa (implementación como máquina de Moore):

Latch D: Biestable D síncrono disparado por nivel con inicialización asíncrona (implementación con NOR):

Flip-flop D: Biestable D síncrono disparado por flanco de subida con inicialización asíncrona (implementación con NAND):

Reconocedor del patrón "aab" con reset (implementación como máquina de Moore):

Página creada y modificada por J.M. Mendías / Ultima actualización sep-21