



Tema 2:

# **La placa de prototipado Digilent Basys3**

modelo de diseño

## Diseño automático de sistemas

**José Manuel Mendías Cuadros**  
*Dpto. Arquitectura de Computadores y Automática  
Universidad Complutense de Madrid*





# Contenidos

- ✓ Placa Digilent Basys 3.
- ✓ FPGA AMD Artix-7 XC7A35T.
- ✓ Dispositivos en Basys 3.
- ✓ Dispositivos adicionales.
- ✓ Mapa de pineado.

Transparencias basadas en los documentos:

- Digilent. *Basys 3™ FPGA Board Reference Manual*
- AMD. *7 Series FPGAs Configurable Logic Block. User Guide*


# Placa Digilent Basys 3

## presentación



- FPGA Artix-7 XC7A35T
- Flash ROM 32 Mb
- Oscilador de 100 MHz

1. Testigo de encendido
2. 3 conectores PMOD digitales
3. Conector PMOD analógico/digital
4. Display 7-segmentos de 4 dígitos
5. 16 switches
6. 16 LEDs
7. 5 pulsadores
8. Testigo de programación finalizada
9. Pulsador de reseteo de configuración
11. Selector de modo de programación



11. Conector USB (HID host emulando PS2)
12. Conector VGA 12b
13. Conector micro USB (bridge JTAG/RS232)
14. Conector de alimentación externa (5V-1A)
15. Interruptor de encendido
16. Selector de alimentación

# FPGA AMD Artix-7 XC7A35T

## arquitectura (i)




Device	Logic Cells	Configurable Logic Blocks (CLBs)		DSP48E1 Slices <sup>(2)</sup>	Block RAM Blocks <sup>(3)</sup>			CMTs <sup>(4)</sup>	PCIe <sup>(5)</sup>	GTPs	XADC Blocks	Total I/O Banks <sup>(6)</sup>	Max User I/O <sup>(7)</sup>
		Slices <sup>(1)</sup>	Max Distributed RAM (Kb)		18 Kb	36 Kb	Max (Kb)						
XC7A12T	12,800	2,000	171	40	40	20	720	3	1	2	1	3	150
XC7A15T	16,640	2,600	200	45	50	25	900	5	1	4	1	5	250
XC7A25T	23,360	3,650	313	80	90	45	1,620	3	1	4	1	3	150
XC7A35T	33,280	5,200	400	90	100	50	1,800	5	1	4	1	5	250
XC7A50T	52,160	8,150	600	120	150	75	2,700	5	1	4	1	5	250
XC7A75T	75,520	11,800	892	180	210	105	3,780	6	1	8	1	6	300
XC7A100T	101,440	15,850	1,188	240	270	135	4,860	6	1	8	1	6	300
XC7A200T	215,360	33,650	2,888	740	730	365	13,140	10	1	16	1	10	500

- 5200 slices cada uno formado por:
  - 4 Look-Up Tables (LUT) basadas en RAM de 6 entradas y 1 salida.
    - Capaces de implementar cualquier FC de 6 variables.
    - Todas las LUTs pueden funcionar como una ROM 64x1b.
    - Las LUTs de 1600 de ellos (SLICEM) pueden además configurarse como una RAM 32x1b (distributed RAM o LUTRAM) o un registro de desplazamiento de 32 bits.
    - Capacidad total de LUTRAM: 400 Kb (50 KB)
  - 8 elementos de almacenamiento configurables como FFD o LD (4 de ellos).
  - 3 multiplexores (combinados con las LUTs permiten implementar lógica más compleja).
  - Lógica de acarreo para soportar más eficientemente funciones aritméticas.

# FPGA AMD Artix-7 XC7A35T

## arquitectura (ii)





# FPGA AMD Artix-7 XC7A35T

## arquitectura (iii)



- **50 Block RAM**
  - Memorias SRAM síncronas de doble puerto con 36 Kb de capacidad.
  - Capacidad total de "Block RAM": 1800 Kb (225 KB).
- **90 DSP48E1** cada uno formado por:
  - Multiplicador 25x18 bits (salida de 43 bits).
  - ALU de 48 bits.
  - Un acumulador de 48 bits.
  - Sumador/restador de 25 bits.
  - Todos operan en aritmética entera en C2.
- **ADC 12b 1MSPS dual (XADC)**
  - 16 canales diferenciales de entrada.
  - Sensor de temperatura interna.
  - Sensores de voltaje de alimentación.





# FPGA AMD Artix-7 XC7A35T

## arquitectura (iv)




- **5 Digital Clock Management Tiles (CMT) formados por:**
  - Un MMCM (mixed-mode clock manager) y un PLL (phase-lock loop)
  - Distribuye, multiplica, divide o desfasa una señal de reloj.
- **250 Input/Output Blocks (IOB)**
  - Controlan el flujo de datos entre los pines de E/S y la lógica interna.
  - Configurables para soportar distintos estándares de señalización.
- **4 Transceivers serie de alta velocidad (GPT)**
  - Soportan comunicaciones de entre 500 Mb/s y 6.6 Gb/s
  - Compatible con variados enlaces físicos: PCIe, Interlaken, XAUI, SATA...
- **1 Hard IP para PCIe**
  - Implementando las capas física, de enlace y de transacción del protocolo.

# Dispositivos en Basys 3

## alimentación



- La placa se alimenta a 5V / 1A y puede hacerlo a través:
  - Del conector micro USB.
  - Una fuente de alimentación externa.
- Los voltajes de operación los generan 2 reguladores de tensión.




# Dispositivos en Basys 3

## configuración



- El **fichero de configuración (.bit)** de la FPGA puede ser:
  - Enviado por un PC conectado al puerto micro USB a través del bridge USB-JTAG.
  - Leído de la **Flash ROM** por la propia FPGA a través de su puerto SPI.
  - Leído de un **pendrive** conectado al puerto USB por un microcontrolador que lo envía a la FPGA a través de su puerto serie de programación.





# Dispositivos en Basys 3

## E/S elemental (i)



- 5 pines de la FPGA están conectados a 5 pulsadores.
- Usan lógica directa (envían 1 al ser pulsados).





# Dispositivos en Basys 3

## E/S elemental (ii)



- 16 pines de la FPGA están conectados a 16 interruptores.
  - Usan **lógica directa** (envían 1 al estar en la posición superior).





# Dispositivos en Basys 3

## E/S elemental (iii)



- 16 pines de la FPGA están conectados a 16 LEDs.
  - Usan lógica directa (se encienden enviando 1).





# Dispositivos en Basys 3

## E/S elemental (iv)



- 12 pines de la FPGA están conectados a un banco multiplexado de 4 displays 7-segs.
  - Usan lógica inversa (se encienden enviando 0).




# Dispositivos en Basys 3

## VGA: conexión con un monitor



- 14 pines de la FPGA están conectados a un **conector VGA**.
  - Las 3 señales analógicas RGB son generadas por un DAC a partir de 12b de color.
  - Las 2 señales de sincronismo son digitales.
  - Usando el adaptador activo suministrado, puede convertirse la señal VGA en HDMI.



Artix-7



DAC

# Dispositivos en Basys 3

## PS/2: conexión con un teclado o ratón



- 2 pines de la FPGA están conectados a un microcontrolador que emula un puerto PS/2 a partir del protocolo USB HID.
  - PS/2 es un protocolo serie síncrono de 2 líneas bidireccionales: reloj y dato.
  - Permite conectar a la placa teclados/ratones USB 3.0.





# Dispositivos en Basys 3

## RS-232: conexión con un terminal serie



- 2 pines de la FPGA están conectados a del *bridge* USB que emula un puerto RS-232 a partir del protocolo USB.
  - RS-232 es un protocolo serie asíncrono de 2 líneas unidireccionales: dato-in y dato-out.
  - Permite conectar la placa a un host a través de un conector micro USB.





# Dispositivos en Basys 3

## conexión con la Flash ROM



- 6 pines de la FPGA están conectados al interfaz SPI de la Flash ROM.
  - SPI es un protocolo serie asíncrono de 4 líneas unidireccionales: selección de dispositivo, reloj, dato-in, dato-out.
  - Usando 2 líneas adicionales, permite transferencias quad-mode.




# Dispositivos adicionales

## audio elemental



- 1 pin de la FPGA está conectado a través del PMOD-C a uno de los terminales de un altavoz (el otro debe conectarse a tierra).
  - Conectado zócalo 1 del PMOD




# Dispositivos adicionales

## audio Hi-Fi



- 6 pines de la FPGA están conectados a través del PMOD-B al bus IIS de un **Audio ADC estéreo** (CS5343) y de un **Audio DAC estéreo** (CS4344).
  - IIS es un protocolo serie síncrono para la transmisión de audio estéreo.
  - Dispone de 5 líneas unidireccionales: reloj principal, reloj datos, selección de canal, dato-in y dato-out.




# Dispositivos adicionales

## video



- 16 pines de la FPGA están conectados a través de los PMODs A y XADC a una cámara VGA.
  - Para transmisión de datos utiliza un protocolo paralelo síncrono de 8 bits.
  - Para transmisión de comandos utiliza un protocolo serie síncrono de 2 líneas.



# Placa Digilent Basys 3

## mapa de pineado (i)



Reloj		
100 MHz	W5	in

UART		
TxD	A18	out
RxD	B18	in


PS/2		
CLK	C17	out
DATA	B17	in

Pulsadores		
izquierda	W19	in
derecha	T17	in
arriba	T18	in
abajo	U17	in
central	U18	in

Interruptores		
SW0	V17	in
SW1	V16	in
SW2	W16	in
SW3	W17	in
SW4	W15	in
SW5	V15	in
SW6	W14	in
SW7	W13	in
SW8	V2	in
SW9	T3	in
SW10	T2	in
SW11	R3	in
SW12	W2	in
SW13	U1	in
SW14	T1	in
SW15	R2	in

LEDs		
LD0	U16	out
LD1	E19	out
LD2	U19	out
LD3	V19	out
LD4	W18	out
LD5	U15	out
LD6	U14	out
LD7	V14	out
LD8	V13	out
LD9	V3	out
LD10	W3	out
LD11	U3	out
LD12	P3	out
LD13	N3	out
LD14	P1	out
LD15	L1	out

7-segs		
AN0	W4	out
AN1	V4	out
AN2	U4	out
AN3	U2	out
A	W7	out
B	W6	out
C	U8	out
D	V8	out
E	U5	out
F	V5	out
G	U7	out
DP	V7	out



# Placa Digilent Basys 3

## mapa de pineado (ii)



<b>VGA</b>		
HSYNC	<b>P19</b>	<i>out</i>
VSYNC	<b>R19</b>	<i>out</i>
RED0	<b>G19</b>	<i>out</i>
RED1	<b>H19</b>	<i>out</i>
RED2	<b>J19</b>	<i>out</i>
RED3	<b>N19</b>	<i>out</i>
GREEN0	<b>J17</b>	<i>out</i>
GREEN1	<b>H17</b>	<i>out</i>
GREEN2	<b>G17</b>	<i>out</i>
GREEN3	<b>D17</b>	<i>out</i>
BLUE0	<b>N18</b>	<i>out</i>
BLUE1	<b>L18</b>	<i>out</i>
BLUE2	<b>K18</b>	<i>out</i>
BLUE3	<b>J18</b>	<i>out</i>

<b>Cámara</b>		
RSTN	<b>K3</b>	<i>out</i>
PWDN	<b>J3</b>	<i>out</i>
SIOC	<b>G3</b>	<i>out</i>
SIOD	<b>G2</b>	<i>out</i>
XCLK	<b>L2</b>	<i>out</i>
HREF	<b>J2</b>	<i>in</i>
VSYNC	<b>H2</b>	<i>in</i>
PCLK	<b>K2</b>	<i>in</i>
DATA0	<b>L3</b>	<i>in</i>
DATA1	<b>M3</b>	<i>in</i>
DATA2	<b>M2</b>	<i>in</i>
DATA3	<b>M1</b>	<i>in</i>
DATA4	<b>N2</b>	<i>in</i>
DATA5	<b>N1</b>	<i>in</i>
DATA6	<b>J1</b>	<i>in</i>
DATA7	<b>H1</b>	<i>in</i>

<b>Altavoz</b>		
SPEAKER	<b>K17</b>	<i>out</i>
<b>Audio DAC</b>		
MCLK	<b>A15</b>	<i>out</i>
SCLK	<b>C15</b>	<i>out</i>
LRCK	<b>A17</b>	<i>out</i>
STDI	<b>B16</b>	<i>out</i>
STDO	<b>C16</b>	<i>in</i>

<b>Audio ADC</b>		
MCLK	<b>A14</b>	<i>out</i>
SCLK	<b>B15</b>	<i>out</i>
LRCK	<b>A16</b>	<i>out</i>
STDI	<b>B16</b>	<i>out</i>
STDO	<b>C16</b>	<i>in</i>

<b>Flash ROM</b>		
CSN	<b>K19</b>	<i>out</i>
SCK	<b>C11</b>	<i>out</i>
SDI/DQ0	<b>D18</b>	<i>in</i>
SDO/DQ1	<b>D19</b>	<i>out</i>
DQ2	<b>G18</b>	
DQ3	<b>F18</b>	



# Acerca de *Creative Commons*

## ■ Licencia CC (*Creative Commons*)



- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:



### **Reconocimiento (Attribution):**

En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.



### **No comercial (Non commercial):**

La explotación de la obra queda limitada a usos no comerciales.



### **Compartir igual (Share alike):**

La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: <https://creativecommons.org/licenses/by-nc-sa/4.0/>